题目内容
(请给出正确答案)
提问人:网友zhaoxin_wyy
发布时间:2022-01-07
[主观题]
I2C总线数据传输过程中,主机可以将时钟线拉低,暂停数据传送,待从机准备好接收数据时再释放时钟线,继续传输
简答题官方参考答案
(由简答题聘请的专业题库老师提供的解答)
抱歉!暂无答案,正在努力更新中……
A.SCL时钟线信号为高电平期间
B. SCL时钟线信号为低电平期间
C. SCL时钟线信号电平无要求
D. SCL时钟线信号高低电平与SDA线上高地电平同步
A.SCL时钟线信号为高电平期间
B.SCL时钟线信号为低电平期间
C.SCL时钟线信号电平无要求
D.SCL时钟线信号高低电平与SDA线上高地电平同步
按下列标记符号的解释对应画线。
(1)NUMB 发送/接收寻址字节内RAM存储单元
(2)SLA 虚拟I2C总线时钟线
(3)VSDA 发送/接收数据字节数N内RAM存储单元
(4)MTD 虚拟I2C总线数据线
(5)VSCL 发送数据内RAM存储区首地址
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!