异步电路没有时钟偏差，且可以较好地控制功耗

A.同步时序逻辑电路的状态改变是和时钟信号的触发边沿同步的，而异步时序逻辑电路的状态改变不受时钟信号的统一控制。

B.同步时序逻辑电路一定有时钟信号，但是异步逻辑电路可以没有时钟信号。

C.同步时序逻辑电路中一定有存储元件，但是异步时序逻辑电路中可以不用存储状态。

D.同步时序逻辑电路可以没有反馈结构，但是异步时序逻辑电路一定要有反馈结构。

A.异步时序逻辑电路所有触发器的CP端并不是统一动作

B.电路中有时钟信号的触发器才需要用特性方程计算次态

C.电路中没有时钟信号的触发器将保持原来的状态不变

D.异步时序逻辑电路较易产生竞争-冒险现象

A.同步清零不受时钟控制，只要reset有效，立即复位。

B.异步清零不受时钟控制，只要reset有效，立即复位。

C.同步清零和异步清零都要受到时钟控制，只有在时钟触发沿才会进行复位。

D.同步清零和异步清零都不受时钟控制，直接复位。

A.线性

B.平方

C.立方

D.四次方

在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于________。

A．同步控制

B．异步控制

C．联合控制

A.同步传输控制是指通信双方使用同一个时钟信号进行同步

B.总线时钟可以由CPU的总线控制逻辑部件提供

C.异步传输控制是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式”解决数据传输过程中的时间配合关系

D.异步传输控制双方共同使用同一个时钟信号进行同步。

A、若为下边沿T’触发器，将前级电路的输出做本级的时钟信号，则可构成异步二进制加法计数器

B、若为上边沿T’触发器，将前级电路的输出做本级的时钟信号，则可构成异步二进制减法计数器

C、若为下边沿T’触发器，将前级电路的输出Q做本级的时钟信号，则可构成异步二进制加法计数器

D、若为上边沿T’触发器，将前级电路的输出Q做本级的时钟信号，则可构成异步二进制加法计数器