题目内容
(请给出正确答案)
提问人:网友wu30wu000
发布时间:2022-01-07
[单选题]
在组合逻辑电路的设计中,下面哪些verilog HDL语句形式是可行的?
A.条件语句: if…; else…;
B.条件语句: if…; else if…; else if…; else…;
C.多路分支语句: case(…) …; …; …; default:…; endcase
D.循环语句结构: for(…; …; …) statement;
E.条件语句: if…;
参考答案
简答题官方参考答案
(由简答题聘请的专业题库老师提供的解答)
查看官方参考答案
网友提供的答案
共位网友提供了参考答案,
查看全部
- · 有4位网友选择 D,占比22.22%
- · 有3位网友选择 B,占比16.67%
- · 有2位网友选择 A,占比11.11%
- · 有2位网友选择 C,占比11.11%
- · 有2位网友选择 D,占比11.11%
- · 有2位网友选择 A,占比11.11%
- · 有1位网友选择 B,占比5.56%
- · 有1位网友选择 E,占比5.56%
- · 有1位网友选择 C,占比5.56%