移位寄存器的输出反馈到串行数据输入端组成了 移位寄存器。
A.环形
B.分频
C.扭环形
D.双向
- · 有4位网友选择 A,占比40%
- · 有3位网友选择 C,占比30%
- · 有2位网友选择 D,占比20%
- · 有1位网友选择 B,占比10%
A.环形
B.分频
C.扭环形
D.双向
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4位右移移位寄存器电路,建立4位右移移位寄存器的实验模式。通过电路仿真和硬件验证,进一步了解移位寄存器的功能和特性。
设计原理
4位右移移位寄存器的元件符号如图所示,CLK是时钟输入端,上升沿有效;CLRN是复位输入端,低电平有效;DSR是串行数据输入端;Q[3..0]是4位右移移位寄存器的状态输出端。
分析下图所示电路,74194寄存器的初始状态为000,该寄存器工作在右移状态。(1)写出右移函数F的表达式。 (2)填写电路工作状态表。(3)说明电路逻辑功能。
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!