![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
提问人:网友hengxingstar
发布时间:2022-01-06
[主观题]
数字锁相环位同步提取电路方框图如下图所示: (1)写出空白方框的名称; (2)位同步脉冲从何引出; 设分频次数
![数字锁相环位同步提取电路方框图如下图所示: (1)写出空白方框的名称; (2)位同步脉冲从何引出;](https://img2.soutiyun.com/shangxueba/ask/21057001-21060000/21057124/a7e376a-chaoxing2016-41055.jpeg)
![数字锁相环位同步提取电路方框图如下图所示: (1)写出空白方框的名称; (2)位同步脉冲从何引出;](https://img2.soutiyun.com/shangxueba/ask/21057001-21060000/21057124/c85f0ba-chaoxing2016-41056.jpeg)
![数字锁相环位同步提取电路方框图如下图所示: (1)写出空白方框的名称; (2)位同步脉冲从何引出;](https://img2.soutiyun.com/shangxueba/ask/21057001-21060000/21057124/14bdb79-chaoxing2016-41057.jpeg)
![数字锁相环位同步提取电路方框图如下图所示: (1)写出空白方框的名称; (2)位同步脉冲从何引出;](https://img2.soutiyun.com/shangxueba/ask/21057001-21060000/21057124/b2916ed-chaoxing2016-3813.jpeg)
![数字锁相环位同步提取电路方框图如下图所示: (1)写出空白方框的名称; (2)位同步脉冲从何引出;](https://img2.soutiyun.com/shangxueba/ask/21057001-21060000/21057124/e7157e3-chaoxing2016-41058.jpeg)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/no_answer.png)
在数字锁相环位同步器中,晶振频率稳定度为,码速率为
Baud,设允许的位同步误差为
,求: (1)同步保持时间; (2)位同步器输入码流中最多允许有多少个连0或连1码(设无噪声、无环路滤波器)。
传输速率为1kbit/s的一个通信系统,设误码率为,群同步采用连贯式插入的方法,同步码组的位数
,每群中的信息位数为153.若不采用同步保护措施,试计算
和
时,漏同步概率
,对7位信息码的假同步概率
和同步建立时间
;
A、0.5 bit/s/Hz
B、0.5 Baud/Hz
C、1.5 Baud/Hz
D、1.5 bit/s
E、1.5 bit/s/Hz
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!