![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
提问人:网友anonymity
发布时间:2022-01-06
[主观题]
六门维持阻塞D触发器的最高时钟频率为______。(设每个门的下均延迟时间为t)
六门维持阻塞D触发器的最高时钟频率为______。(设每个门的下均延迟时间为t)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
查看官方参考答案
六门维持阻塞D触发器的最高时钟频率为______。(设每个门的下均延迟时间为t)
由维阻D触发器和负边沿JK触发器构成的电路及CP、和D的波形如下图所示,设触发器的初态均为0,根据输入波形,画出输出端Q1、Q2的波形。
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!