![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
提问人:网友r2825478818
发布时间:2022-01-07
[单选题]
假定采用多模块交叉存储器组织方式,存储器芯片和总线支持突发传送,CPU通过存储器总线读取数据的过程为:发送首地址和读命令需1个时钟周期,存储器准备第一个数据需8个时钟周期(即CAS潜伏期=8),随后每个时钟周期总线上传送1个数据,可连续传送8个数据(即突发长度=8)。若主存和cache之间交换的主存块大小为64B,存取宽度和总线宽度都为8B,则cache的一次缺失损失至少为()个时钟周期?
A.17
B.20
C.33
D.65
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_ckda.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
查看官方参考答案
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_wyda.png)
共位网友提供了参考答案,
查看全部
- · 有4位网友选择 A,占比36.36%
- · 有4位网友选择 C,占比36.36%
- · 有2位网友选择 D,占比18.18%
- · 有1位网友选择 B,占比9.09%