ISBG侧采集点对应哪些逻辑接口?()
A.MJ
B.MW
C.ISC
D.MG
- · 有3位网友选择 C,占比33.33%
- · 有1位网友选择 ABD,占比11.11%
- · 有1位网友选择 AD,占比11.11%
- · 有1位网友选择 AC,占比11.11%
- · 有1位网友选择 BD,占比11.11%
- · 有1位网友选择 BC,占比11.11%
- · 有1位网友选择 D,占比11.11%
A.MJ
B.MW
C.ISC
D.MG
LIBRARY IEEE:
USE IEEE.STD_LOGIC 1164.AlLL;
ENTITY acodr IS
PORT(d:IN STD_LOGIC_VECTOR(7 DOWNTO0);
Z:OUT STD_LOGIC VECTOR(2 DOWNTO 0));
END acodr:
ARCHITECTURE be acodr OF acodr IS
BEGIN
PROCESS(d)
BEGIN
IF(d(7)='0')THEN z<="000"; 一只要d(7)=0
ELSIF(d(6)='0')THEN z<="001"; 一须d(6)d(7)=01
ELSIF(d(5)='0')THEN z<="010":
ELSIF(d(4)='0')THEN z<="011";
ELSIF(d(3)='0')THEN z<="100":
ELSIF(d(2)='0')THEN z<="101":
ELSIF(d(1)='0')THEN z<="110":
ELSE z<="111";
END IF:
END PROCESS:
END be_acodr:
此题为判断题(对,错)。
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!