用VHDL语言设计带有异步置位和复位端的负边沿触发器T触发器。

A、二选一MUX，每个通道数据线有2根

B、四选一MUX，每个通道数据线有2根

C、二选一MUX，每个通道数据线有1根

D、四选一MUX，每个通道数据线有1根

图P5.11(a)是带有异步置零端的上升沿触发D触发器，CLK、RD和D端的电压波形如图P5.11(b)中所给出。试画出触发器输出端Q对应的电压波形。

A、D

B、T

C、RS

在M=0时，按加1顺序(0→1→2→…)计数，并实现模5计数器；在M=1时，按加2顺序(0→2→4→1→…)计数，并实现模5计数器。