某存储系统中,主存容量是Cache容量的4096倍,Cache被分为64个块,当主存地址和Cache地址采用直接映
A.6×4097bit
B.64×12bit
C.6×4096bit
D.64×13bit
A.6×4097bit
B.64×12bit
C.6×4096bit
D.64×13bit
在高速缓存系统中,主存容量为12MB,Cache容量为400KB,则该存储系统的容量为()
A.12MB+400KB
B.12MB
C.12MB~12MB+400KB
D.12MB-400KB
(1)主存地址位数为多少?
(2)画出主存地址格式示意图,注明各字段名称及位数。
(3)设该Cache的命中率为98%,如果Cache的速度是主存的5倍,则该机采用Cache时存储系统的速度是不采用Cache时的多少倍(设CPU访存时同时访问Cache和主存,若Cache命中则中断主存访问)?
参考答案:错误
A.存储系统层次结构由Cache 、主存、辅助存储器三级体系构成
B.存储系统层次结构缓解了主存容量不足和速度不快的问题
C.构建存储系统层次结构的的原理是局部性原理
D.构建存储系统层次结构还有利于降低存储系统的价格
A.7
B.8
C.12
D.19
A.Cache存储容量小,速度快,但每个存储元的价格贵,主存容量大,速度慢,每个存储元的价格相对便宜
B.计算机执行程序时,通过将主存内容复制到Cache来提升访问速度
C.Cache-主存构成的存储系统的存储容量是Cache和主存容量之和
D.CPU先访问Cache,若Cache有CPU需要的数据,则直接从Cache取数据,从而提升存取速度
在高速缓存 (Cache) -主存储器构成的存储系统中,()。
A.主存地址到Cache地址的变换由硬件完成,以提高速度B.主存地址到Cache地址的变换由软件完成,以提高灵活性C.Cache 的命中率随其容量增大线性地提高D.Cache 的内容在任意时刻与主存内容完全一致
在多级存储系统中,Cache处在CPU和主存之间,解决(64)问题。若Cache和主存的存取时间分别T1和T2,Cache的命中率为H,则计算机实际存取时间为(65)。当CPU向存储器执行读操作时,首先访问Cache,如命中,则从Cache中取出指令或数据,否则从主存中取出,送(66);当CPU向存储器执行写操作时,为了使Cache内容和主存的内容保持一致,若采用(67)法,同时写入Cache和主存。由于Cache容量比主存容量小,当Cache已写满时,但要主存信息写入Cache时,就要淘汰Cache中的已有信息。为了提高Cache的命中率,常采用一种(68)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!