![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
用异步时序逻辑电路设计CP1信号、CP2信号产生电路。 [图...
用异步时序逻辑电路设计CP1信号、CP2信号产生电路。
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/no_answer.png)
用异步时序逻辑电路设计CP1信号、CP2信号产生电路。
A、时钟供给:Cp1由外接时钟源提供;CP3和CP2由Q1提供 状态转换真值表:
B、时钟供给:Cp1由外接时钟源提供;CP3和CP2由Q1提供 状态转换真值表:
C、时钟供给:Cp1和CP2由外接时钟源提供;CP3由Q1提供 状态转换真值表:
D、时钟供给:Cp1和CP3由外接时钟源提供;CP2由Q1提供 状态转换真值表:
A.CP1(产品编号,产品名);CP2(生产厂商,联系人,联系电话)
B.CP1(产品编号,生产厂商,联系人,联系电话);CP2(产品编号,产品名)
C.CP1(产品编号,产品名,生产厂商);CP2(生产厂商,联系人,联系电话)
D.CP1(产品编号,产品名,生产厂商);CP2(联系人,联系电话)
A.同步时序逻辑电路的状态改变是和时钟信号的触发边沿同步的,而异步时序逻辑电路的状态改变不受时钟信号的统一控制。
B.同步时序逻辑电路一定有时钟信号,但是异步逻辑电路可以没有时钟信号。
C.同步时序逻辑电路中一定有存储元件,但是异步时序逻辑电路中可以不用存储状态。
D.同步时序逻辑电路可以没有反馈结构,但是异步时序逻辑电路一定要有反馈结构。
A.异步时序逻辑电路所有触发器的CP端并不是统一动作
B.电路中有时钟信号的触发器才需要用特性方程计算次态
C.电路中没有时钟信号的触发器将保持原来的状态不变
D.异步时序逻辑电路较易产生竞争-冒险现象
A.其工作频率范围相对较窄,即工作频率不宜过高
B.不容易产生竞争-冒险
C.其设计步骤与同步时序逻辑电路设计步骤完全相同
D.所设计的电路一般较同步时序逻辑电路复杂。
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!