假设某程序中Load指令占26％，Store指令占9％，则写操作在所有访存操作中所占 的比例为（）,写操作在访问数据Cache操作中所占的比例为（）。

某程序中有如下一段循环代码段 P： for (i = 0; i ＜ N; i++) sum += A[ i ]; 假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中，常量 N 在寄存器 R6 中，数组 A 的首地址在寄存器 R3 中，程序段 P 的起始地址为 08048100H，对应的汇编码和机器代码如下所示： 指令序号 指令地址 机器代码 汇编码 操作注释 1 08048100H 00022080H loop: sll R4, R2, 2 (R2)＜＜2→r4 1 2 3 4 5 6 32 08048104h 00083020h add r4, r3 (r4)+(r3)→r4 08048108h 8c850000h load r5, 0(r4) ((r4)+0)→r5 0804810ch 00250820h r1, r5 (r1)+(r5)→r1 08048110h 20420001h addi r2, (r2)+1→r2 08048114h 1446fffah bne r6, loop if (r2)≠(r6) goto 执行上述代码的计算机中，存储器 m 采用 位定长指令字，其中分支指令 采用如下格式： 31:26 25:21 20:16 15:0 op rs rd offset 指令格式中的 代表操作码字段， 和 都代表寄存器编号， 为偏移量常数（用补码表示）， 请回答下列问题，并说明理由： （1）存储器 的编址单位是什么？ （2）已知 sll 指令实现左移功能，数组 a 中每个元素占多少位？ （3）上表中 指令的 字段的值是多少？已知 指令采用相对寻址方式， pc 的当前内容为指令bne 的地址，通过分析表中指令地址和 指令内容，推断＞

A.2

B.3

C.4

D.5

某程序中有如下循环代码段P： for (i=0; i＜n; 1 2 3 4 5 6 i++) sum+="A[i];" 假设编译时变量sum和i分别分配在寄存器r1和r2中。常量n在寄存器r6中，数组a的首地址在寄存器r3中，程序段p的起始地址为08048100h，对应汇编代码和机器代码如下表所示： 编号 地址 机器码 汇编码 操作注释 08048100h 00022080h loop: sll r4,r2,2 08048104h 00083020h add r4,r4,r3 (r4)+(r3)→r4 08048108h 8c850000h load r5,0(r4) ((r4)+0)→r5 0804810ch 00250820h r1,r1,r5 (r1)+(r5)→r1 08048110h 20420001h addi r2,r2,1 (r2)+1→r2 08048114h 1446fffah bne r2,r6,loop if (r2) ≠ (r6) goto loop 如果执行上述代码的计算机采用32位定长指令字，其中的分支指令bne格式如下： 31:26 25:21 20:16 15:0 op rs rd offset 其中的op为操作码，rs和rd为寄存器编号，offset为偏移量（用补码表示），请回答下列问题： 计算机的存储器编址单位是() a. 8位 b. 16位 c. 32位 d. 64位＞

ad和store指令可以访存，他们占指令总数的40%， 不命中时损失25个时钟周期，存取数据的不命中率为2%，取指令全部命中，假设采用的写入策略是“命中时写入cache不写主存、不命中时写入主存”。请问：如果取指令和存取数据全部命中时CPI是2.0，那么这台机器实际运行时的CPI是多少？（CPI： cycles per instruction 执行一条指令所需要的周期数）

A、2

B、2.2

C、2.5

D、3

假设该程序由1000个指令构成，程序执行过程中将多次占用64位并行总线向外围设备累计共输出3.2KB数据，系统总线的工作频率为800MHz。 传送指令： 占比30%，CPI=6 加法指令： 占比45%，CPI=10 转移指令： 占比10%，CPI=5 其它指令： 占比15%，CPI=4 问题（1）：CPU执行这个程序时，获得的平均CPI = ______

一个时钟周期，失效开销为50个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，64 KB的指令Cache的失效率为0．15％，64 KB的数据Cache的失效率为3．77％，128 KB的混合Cache的失效率为1．35％。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为64 KB的分离Cache和容量为128 KB的混合Cache相比，哪种Cache的失效率更低？两种情况下平均访存时间各是多少？

了指令系统中部分指令格式,其中 Rs 和 Rd 表示寄存器, mem 表示存储单元地址,（） 2 )若某个时间段中,有连续的 4 条指令进入流水线,在其执行过程中没有发生任何阻塞,则执行这 4 条指令所需的时钟周期数为多少 3 )若高级语言程序中某赋值语句为 x=a+b , x 、 a 和 b 均为 int 型变量,它们的存储单元地址分别表示为 [x] 、 [a] 和 [b] 。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。 I1 LOAD R1 , [a] I2 LOAD R2 , [b] I3 ADD R1 , R2 I4 STORE R2 , [x] 图 指令序列及其执行过程示意图 则这 4 条指令执行过程中, I 3 的 ID 段和 I 4 的 IF 段被阻塞的原因各是什么 4 )若高级语言程序中某赋值语句为 x=x*2+a , x 和 a 均为 unsigned int 类型变量,它们的 存储单元地址分别表示为 [x] 、 [a] ,则执行这条语句至少需要多少个时钟周期 要求模仿题 44 图画出这条语句对应的指令序列及其在流水线中的执行过程示意图

1. 在指令编码中，条件码占几位，最多有多少个条件，各个条件是如何形成的？ 2. 在ARM指令中，什么是合法的立即数？判断下面各立即数是否合法，如果合法则写出在指令中的编码格式（也就是8位常数和4位移位数） 0x5430 0x108 0x304 0x501 0xfb10000 0x334000 0x3FC000 0x1FE0000 3. 块拷贝Load/Store指令在实现寄存器组合连续的内存单元中数据传递时，地址的变化方式有哪几种类型，并分析它们的地址变化情况。 4. 栈操作指令地址的变化方式有哪几种类型，并分析它们的地址变化情况，从而得出栈操作指令寻址和块拷贝Load/Store指令之间的对应关系。 5. 分析指令操作功能。 MOV R0，R1 MOV R1，,0X198 ADDEQS R1，R2，,0xAB CMP R2,#0Xab LDR R0,[R1,#4] STR R0,[R1,R1,LSL #2]! LDRH R0,[R1,#4] LDRSB R0,[R2,#-2]! STRB R1,[R2,#0Xa0] LDMIA R0,{R1,R2,R8} STMDB R0!,{R1-R5,R10,R11} STMED SP!{R0-R3,LR} 6. 如何实现两个64位数的加法操作，如何实现两个64位数的减法操作，如何求一个64位数的负数？ 7. 分析下列每条语句的功能，并确定程序段所实现的操作。 CMP R0，,0 MOVEQ R1，,0 MOVGT R1，,1 8. 请使用多种方法实现将字数据0xFFFFFFFF送入寄存器R0 9. 写一条ARM指令，分别完成下列操作： (1)R0=16 (2)R0=R1/16 (3)R1=R2*3 (4)R0=-R0 10. 编写一个ARM汇编程序，累加一个队列中的所有元素，碰到0时停止。结果放入R4。

A.LOAD 1 1005

B.LOAD 1 550

C.LOAD 1 95

D.LOAD 1 455