![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
下列关于同步有限状态机的描述错误的是()
A.状态变化只能发生在同一个时钟跳变沿;
B.状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状态。
C.在时钟上升沿,根据输入信号的变化,确定电路状态
D.利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_ckda.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_wyda.png)
- · 有5位网友选择 E,占比50%
- · 有3位网友选择 A,占比30%
- · 有1位网友选择 B,占比10%
- · 有1位网友选择 D,占比10%
A.状态变化只能发生在同一个时钟跳变沿;
B.状态是否变化要根据输入信号,只要输入条件满足,就会立刻转入到下一个状态。
C.在时钟上升沿,根据输入信号的变化,确定电路状态
D.利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统
A.同步时序逻辑电路所有触发器状态的变化都是在同一时钟信号操作下同时发生,异步时序电路触发器状态的变化不是同时发生的
B.同步时序逻辑电路只有一个时钟输入,异步时序电路必须有多个时钟输入
C.同步时序逻辑电路可以有多个时钟输入,异步时序电路也可以只有一个时钟输入
D.同步时序逻辑电路和异步时序逻辑电路都可有多个时钟输入
A.这是一个Moore型的同步时序逻辑电路。
B.电路状态的改变发生在CP时钟的下降沿。
C.电路的功能是一个模6的计数器。
D.电路存在无效状态,具有自启动功能。
A.主从结构触发器具有一次变化现象。
B.异步时序电路的响应速度要比同步时序电路的响应速度快。
C.上升沿触发的触发器的状态只在时钟信号到来的上升沿触发。
D.以上描述至少有一个不正确
A.触发器与锁存器的不同在于触发器增加了一个触发时钟信号。
B.电平触发的触发器只有当CLK变为有效电平是,触发器才能接受输入信号,并按照输入信号将触发器的输出置成相应状态。
C.边沿触发器的次态仅取决于时钟有效边沿到达时输入的逻辑状态。
D.脉冲触发器的次态只考虑CLK下降沿到达时输入的逻辑状态,从而决定次态的变化。
A.有限状态机包括状态存储器和组合逻辑电路
B.有限状态机是可以记住过去输入完整历史的控制器电路
C.有限状态机经过的状态序列是有限长的
D.有限状态机的状态数量是有限的
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!