下列描述中与其它选项不等价的是()。
A、c = a && b;
B、c[3:0] = a[3:0] & b[3:0];
C、c[0] = a[0] & b[0]; c[1] = a[1] & b[1];c[2] = a[2] & b[2]; c[3] = a[2] & b[3];
D、for(i=0;i<=3;i=i+1) c[i]="a[i]" &>
A、c = a && b;
B、c[3:0] = a[3:0] & b[3:0];
C、c[0] = a[0] & b[0]; c[1] = a[1] & b[1];c[2] = a[2] & b[2]; c[3] = a[2] & b[3];
D、for(i=0;i<=3;i=i+1) c[i]="a[i]" &>
A.无论是否在初始化或选项中选择了与账务子系统对账,都可以随时使用本系统的对账功能
B.为保证固定资产管理子系统的资产价值与总账子系统中固定资产科目的数值相等,可随时使用对账功能对两个系统进行审查
C.对账的操作不限制时间,任何时候都可以进行对账
D.系统在执行月末结账时自动对账一次,并生成对账结果
B.欧式期权的买方可以在期权有效期内的任何时间行使权利,欧式期权赋予了期权买方更大的选择空间。
C.货币期权又称为外汇期权,货币期权的买方取得的是以一定汇率买入或卖出某种外汇的权利。
D.利率期货通常以债权、可转让大额定期存单为标的物,利率期权的买方取得的是以一定利率买入或卖出标的物的权利。
A、if语句面积大,延迟小;case语句面积小,速度慢。
B、if适合对速度无特殊要求的场合;case适合高速编解码电路。
C、if分支具有优先级,case分支无优先级。
D、if不可嵌套过多,否则组合延迟较大。
A、Verilog HDL支持过程赋值和连续赋值两种赋值
B、force/release 仅用于debug,对寄存器和线网均有效
C、避免使用disable语句
D、连续赋值一般给reg变量赋值
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!