设计一个七进制加计数器。要求：

设计一个同步七进制加法计数器需要选择（）个触发器。

设计2 用集成计数器74LVC161及门电路设计一个八进制加法计数器，并画出其状态转换图。

16进制加法集成计数器74161组成的电路如下图所示，该电路是_____进制计数器。

74161为同步二进制计数器，其芯片管教及功能图如下。请在一片74161芯片基础上结合门电路，用两种方法（反馈清零法和反馈置数法）设计一个N进制计数器，N为你学号最后一位数（如果尾数为0、1、2，则设计10、11、12进制）。

用中规模十进制加法计数器74LS160和八选一数据选择器74LS151构成如图所示电路，则经过10个CP后，输出F= 。（先出的数据放在左侧）

74LS163是4位二进制计数器，并被接成16进制计数，芯片的Q3,Q2,Q1,Q0分别为二进制0111，请问时钟端再出现几个脉冲，输出会变成二进制0000？

欲设计一五进制计数器，至少使用（ ）个JK触发器。

用JK触发器构成异步五进制加法计数器，需要4个触发器。

设计一个频率为1Hz的13进制的计数器。 要求：给出完整设计代码、仿真结果，并说明设计思路。