![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
提问人:网友lxzpower
发布时间:2022-01-07
[单选题]
边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的 ;已知输入端D=1,在CP触发边沿作用下,其输出端Q为 。
边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的 ;已知输入端D=1,在CP触发边沿作用下,其输出端Q为 。![边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的 ;已知输入端D=1,在CP](https://img2.soutiyun.com/shangxueba/ask/19317001-19320000/19319768/cd51acf-chaoxing2016-170079.png)
A.上升沿,1
B.下降沿,1
C.上升沿,0
D.下降沿,0
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_ckda.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
查看官方参考答案
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_wyda.png)
共位网友提供了参考答案,
查看全部
- · 有5位网友选择 B,占比38.46%
- · 有3位网友选择 C,占比23.08%
- · 有3位网友选择 D,占比23.08%
- · 有2位网友选择 A,占比15.38%