对于有异步置位端的D 触发器，当异步置位信号无效时，在CP 信号的作用下，才能响应D 端的输入。

一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位为A₄、A₃、A₂、A₁系统开始处于初始状态，当信号S=0，系统保持在初始状态;当S=1时，计数器A和触发器F清零。从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。A₄和A₃的值决定了系统的操作顺序。

当A₃=0时，触发器E清零，计数器继续计数。

当A₃=1时，触发器E置1，并检测A₄，A₄=0时，继续计数;A₄=1时，触发器F置1，并停止计数，回到系统初始状态。

(1)试画出该系统的ASM图

(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元

A、信号频率随转速的增大而增大

B、信号的波形形状基本一致

C、高电平约为5V，低电平约为0.3V

D、信号幅值基本不变

A. 与CP和D有关

B. 与CP和D无关

C. 只与CP有关

D. 只与D有关

已知下降沿有效的边沿JK触发器CP、J、K及异步置1端、异步置0端的波形如图10.3所示,试画出Q的波形(设Q的初态为0).