VD是指平衡PN结的接触电势差，平衡PN结中，应该是P区电势高，N区电势低

A、为0

B、从P区流向N区

C、从N区流向P区

D、为最小

B、提高P区和N区的掺杂浓度

C、选用禁带宽度高的半导体材料

D、选用本征载流子浓度小的半导体材料

B、靠近N区的势垒区边界

C、PN结界面处

D、电势处处相等

A、181.045

B、261.236

C、0.595

D、0.857

A、有 高

B、有 低

C、无 相同

D、不一定 不一定

A、阻挡层

B、耗尽层

C、空间电荷区

D、突变层