题目内容
（请给出正确答案）
设计一个移存型序列信号发生器，其产生序列与预置初态满足表7.3.10。
| 表7.3.10 | ||||
| Q3 | Q2 | Q1 | Q0 | 输出序列 |
| 0 1 1 0 | 1 1 0 0 | 1 1 0 0 | 0 1 0 0 | 011，011，… 111100.… 100010，… 全0序列 |
简答题官方参考答案
（由简答题聘请的专业题库老师提供的解答）
更多“设计一个移存型序列信号发生器，其产生序列与预置初态满足表7.3.10。 表7.3.10 Q3 Q2”相关的问题
(1)当初始状态预置为Q3Q2Q1Q0=0110时，产生序列信号011、011、…；
(2)当初始状态预置为Q3Q2Q1Q0=1111时，产生序列信号1111000、1111000、…；
(3)当初始状态预置为Q3Q2Q1Q0=1000时，产生序列信号100010、100010、…；
(4)当初始状态预置为Q3Q2Q1Q0=0000时，产生全0序列信号。
(1) 要求所产生的周期性序列为111000；
(2) 要求该序列信号发生器具备自启动能力；
(3) 给出该电路的状态转移图、逻辑方程、逻辑电路图。
表8.2.2 | |||||
| 南北方向 | 东西方向 | ||||
| 红 | 黄 | 绿 | 红 | 黄 | 绿 |
| 亮 亮 灭 灭 | 灭 灭 灭 亮 | 灭 灭 亮 灭 | 灭 灭 亮 亮 | 灭 亮 灭 灭 | 亮 灭 灭 灭 |
警告：系统检测到您的账号存在安全风险
为了保护您的账号安全，请在“简答题”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！
