CPU结构如图6.1所示,其中有一个累加寄存器AC.1个状态寄存器和其他4个寄存器，各部分之间的连线

表示数据通路,箭头表示信息传送方向。要求:

(1)标明图中a.b.c.d这4个寄存器的名称。

(2)简述指令从主存取到控制器的数据通路。

(3)简述数据在运算器和主存之间进行存取/访问的数据通路。