以下关于高速缓存(Cache)的叙述中,错误的是()。
A.Cache对于程序员来说是透明的,但程序员可利用Cache机制编写高效代码
B.Cache是主存储器的高速缓存,Cache中的数据在主存中有备份
C.在CPU和主存之间加入Cache的目的是为了扩大主存的容量
D.在主存和Cache之间交换数据以一个主存块为单位
- · 有5位网友选择 C,占比55.56%
- · 有2位网友选择 B,占比22.22%
- · 有2位网友选择 A,占比22.22%
A.Cache对于程序员来说是透明的,但程序员可利用Cache机制编写高效代码
B.Cache是主存储器的高速缓存,Cache中的数据在主存中有备份
C.在CPU和主存之间加入Cache的目的是为了扩大主存的容量
D.在主存和Cache之间交换数据以一个主存块为单位
A、引入快表的目的是为了加快地址转换速度
B、快表中存放的是当前进程的常用页表项
C、在快表中命中时,在L1 cache中一定命中
D、快表是一种高速缓存,一定在CPU中
A、直接映射方式不需要考虑替换策略
B、全相联映射方式是一种模映射方式
C、组相联映射方式比直接映射方式需要更多的比较器
D、采用什么一致性写策略通常与映射方式无关
A、内核空间在高地址区域,用户空间在低地址区域
B、内核空间是用户程序不可见区域,只能由OS访问
C、用户空间中的栈区和堆区都从高地址向低地址增长
D、用户空间中的静态区包括只读代码段和可读可写数据段
A、每个进程的虚拟地址空间被划分成若干页面
B、物理主存空间被划分成若干个页面大小的页框
C、每个进程都有一个页表,页表也被划分成页面
D、页面大小与Cache机制中的主存块大小相同
A、线性地址空间就是虚拟地址空间
B、转换前后的线性地址和物理地址位数不同
C、CR3的内容为页目录表的起始物理地址
D、地址转换时,总是先查TLB中的快表
A、采用先分段后分页的段页式存储管理方式
B、分段过程实现32位逻辑地址转换为32位线性地址
C、分段过程需要用到段描述符表(即段表)
D、分页采用二级页表方式,包括页目录表和页表
A、该转换过程由存储器管理部件MMU实现
B、逻辑地址包含段选择符和段内偏移量两部分
C、线性地址等于段基址加段内偏移量
D、每次地址转换都要访问主存中的段描述符表
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!