Cache中的写缓冲器导致对存储器访问的复杂化，在处理读失效时，针对这个问题的解决方法是什么？

需单元的最新值，这个值尚未写入存储器，导致了存储器访问的复杂化。解决方法是_______。

一个时钟周期，失效开销为50个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，64 KB的指令Cache的失效率为0．15％，64 KB的数据Cache的失效率为3．77％，128 KB的混合Cache的失效率为1．35％。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为64 KB的分离Cache和容量为128 KB的混合Cache相比，哪种Cache的失效率更低？两种情况下平均访存时间各是多少？

在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为(16)，而后者称为(17)。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。

A．扩充主存容量

B．解决CPU和主存的速度匹配

C．提高可靠性

D．增加CPU访问的并行度

A、采用写回（write back）策略

B、采用写直达（write through）策略

C、采用按写分配（write allocated)策略

D、采用不按写分配（no write allocated)策略

在多级存储系统中，Cache处在CPU和主存之间，解决(64)问题。若Cache和主存的存取时间分别T1和T2，Cache的命中率为H，则计算机实际存取时间为(65)。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送(66)；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用(67)法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种(68)替换算法。

A．主存容量扩充

B．主存和CPU速度匹配

C．多个请求源访问主存

D．BIOS存放

一个Cache—主存系统，采用50 MHz的时钟，存储器以每一个时钟周期(简称周期)传输一个字的速率，连续传输8个字，以支持块长为8个字的Cache，每字4个字节。假设读操作所花的时间是：1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花的时间是：1个周期接受地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。求出对应下述几种情况的存储器最大带宽。 (1)全部访问为读操作。 (2)全部访问为写操作。 (3)65％的访问为读操作，35％的访问为写操作。

在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。

A．主存容量扩充

B．主存和CPU速度匹配

C．多个请求源访问主存

D．BIOS存放

记录最近使用页的页表项，以快速完成地址转换。不同文献对这个特殊的CaChe有不同的称呼。下列选项中，不属于这些称呼的是()。

A．转换旁视缓冲器(17LB)

B．转换后援缓冲器

C．快表

D．慢表

A、CD-ROM

B、优盘

C、Cache

D、硬盘

在CPU中配置高速缓冲器(Cache)是为了解决______。

A．内存与辅助存储器之间速度不匹配的问题

B．CPU与辅助存储器之间速度不匹配的问题

C．CPU与内储器之间速度不匹配的问题

D．主机与外设之间速度不匹配的问题