题目内容
(请给出正确答案)
提问人:网友anonymity
发布时间:2022-01-06
[单选题]
Verilog HDL的常量是一个恒定不变的值数,一般在( )定义。
A.程序中部
B.程序后部
C.任意位置
D.程序前部
参考答案
简答题官方参考答案
(由简答题聘请的专业题库老师提供的解答)
查看官方参考答案
网友提供的答案
共位网友提供了参考答案,
查看全部
- · 有4位网友选择 D,占比40%
- · 有3位网友选择 A,占比30%
- · 有2位网友选择 B,占比20%
- · 有1位网友选择 C,占比10%