CPU向存储器写入一个操作数时,在执行周期时,首先发出的信号是______。A.操作数B.地址码C.读命令D.
CPU向存储器写入一个操作数时,在执行周期时,首先发出的信号是______。
A.操作数
B.地址码
C.读命令
D.写命令
CPU向存储器写入一个操作数时,在执行周期时,首先发出的信号是______。
A.操作数
B.地址码
C.读命令
D.写命令
CPU向存储器写入一个操作数时,在执行周期内,首先发出的信号是()。
A.操作数
B.地址码
C.读命令
D.写命令
CPUf句存储器写入一个操作数时,在执行周期内,首先发出的信号是()。
A.操作数
B.地址码
C.读命令
D.写命令
现行PC机中CPU向I/O端口写入一个操作数时,有效的端口地址线最多需要()。
A.4条
B.8条
C.10条
D.16条
在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
在多级存储系统中,Cache处在CPU和主存之间,解决(64)问题。若Cache和主存的存取时间分别T1和T2,Cache的命中率为H,则计算机实际存取时间为(65)。当CPU向存储器执行读操作时,首先访问Cache,如命中,则从Cache中取出指令或数据,否则从主存中取出,送(66);当CPU向存储器执行写操作时,为了使Cache内容和主存的内容保持一致,若采用(67)法,同时写入Cache和主存。由于Cache容量比主存容量小,当Cache已写满时,但要主存信息写入Cache时,就要淘汰Cache中的已有信息。为了提高Cache的命中率,常采用一种(68)替换算法。
A.主存容量扩充
B.主存和CPU速度匹配
C.多个请求源访问主存
D.BIOS存放
A.向数据存储器写一个操作数
B.从数据存储器中读一个操作数
C.向数据存储器写两个操作数
D.从数据存储器中读两个操作数
现行PC机中CPU向I/O端口写入操作数时,有效端口地址线最多需要()。
A.4条
B.8条
C.10条
D.16条
A.指令中的地址字段一定包含有寄存器号。
B.对应指令在执行过程中会出现写入寄存器或者写入存储器操作。
C.对应指令的执行过程中一定会有读取寄存器的操作。
D.指令字段中直接包含了指令执行所需的操作数。
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!