![](https://lstatic.shangxueba.com/jiandati/pc/images/pc_jdt_tittleico.png)
以下关于DRAM芯片的叙述中,错误的是()。
A.存储体阵列采用二维地址译码方式
B.行地址和列地址分时复用地址引脚传送
C.每增加一个地址引脚,芯片容量提高到原来的2倍
D.用作主存的内存条通常由DRAM芯片级联而成
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_ckda.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_panel_vip.png)
![](https://lstatic.shangxueba.com/jiandati/pc/images/jdt_q_wyda.png)
- · 有3位网友选择 B,占比37.5%
- · 有2位网友选择 C,占比25%
- · 有2位网友选择 A,占比25%
- · 有1位网友选择 D,占比12.5%
A.存储体阵列采用二维地址译码方式
B.行地址和列地址分时复用地址引脚传送
C.每增加一个地址引脚,芯片容量提高到原来的2倍
D.用作主存的内存条通常由DRAM芯片级联而成
A. SRAM有极高的读写速度及大容量
B. DRAM有极高的读写速度及大容量
C. SRAM有极高的读写速度,DRAM有更大的容量
D. DRAM有极高的读写速度,SRAM有更大的容量
A、主存与CPU之间通过存储器总线互连,内存条插槽就是存储器总线
B、CPU与主存之间互连的信号线分为地址线、数据线和控制线三类
C、可将内存条插入内存条插槽中,以扩大主存储器的容量
D、存储器的访问过程由内存条中的存储控制器来进行控制
A、磁盘存储器包含磁盘驱动器和磁盘控制器等组成部分
B、磁盘存储器的地址格式为磁道号、柱面号和扇区号
C、磁盘存储器按批处理方式读写,一次读写一个数据块
D、磁盘存储器采用DMA方式进行输入/输出
A、Cache对于程序员来说是透明的,但程序员可利用Cache机制编写高效代码
B、Cache是主存储器的高速缓存,Cache中的数据在主存中有备份
C、在CPU和主存之间加入Cache的目的是为了扩大主存的容量
D、在主存和Cache之间交换数据以一个主存块为单位
A、直接映射方式不需要考虑替换策略
B、全相联映射方式是一种模映射方式
C、组相联映射方式比直接映射方式需要更多的比较器
D、采用什么一致性写策略通常与映射方式无关
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!