题目内容
（请给出正确答案）
提问人：网友yaoshiyu
发布时间：2022-03-16
[主观题]
逻辑电路如图题5.5.7所示，已知和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。
逻辑电路如图题5.5.7所示，已知
和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。
简答题官方参考答案
（由简答题聘请的专业题库老师提供的解答）
查看官方参考答案
网友您好，请在下方输入框内输入要搜索的题目：
搜题
题目内容
（请给出正确答案）
简答题官方参考答案
（由简答题聘请的专业题库老师提供的解答）
更多“逻辑电路如图题5.5.7所示，已知和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。”相关的问题
第2题
下图所示各触发器中，设触发器初始状态为0，并已知时钟脉冲CP的波形如图（b)所示。试画出各触发器输出端Q的波形
下图所示各触发器中，设触发器初始状态为0，并已知时钟脉冲CP的波形如图(b)所示。试画出各触发器输出端Q的波形。
第6题
逻辑电路如图（a) 所示，若各输入信号波形如图（b) 所示，则q1、q2的波形如图（c) 所示，对吗？假设两个触发器的初始状态均为0。
逻辑电路如图(a) 所示，若各输入信号波形如图(b) 所示，则Q1、Q2的波形如图(c) 所示，对吗？假设两个触发器的初始状态均为0。
第8题
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图21－34（a)所示，它们的外引线排列分别见图
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图21-34(a)所示，它们的外引线排列分别见图21.6.4(b)(在教材中)和图21-32(b)。
(1)试按图画出逻辑电路；(2)设
的波形如图21-34(b)所示，试画出两触发器输出端Q的波形。两触发器的初始状态为0。
的波形。设初始状态为Q=0。
第10题
在图1所示的D触发器电路中，若输入端D的波形如图2所示，试画出输出端Q的波形（设触发器初态为0)。
在图1所示的D触发器电路中，若输入端D的波形如图2所示，试画出输出端Q的波形(设触发器初态为0)。
第11题
5.5.5 电路如图题5.5.5所示，设各触发器的初始状态为0，画出在
脉冲作用下Q段波形。 
脉冲作用下Q段波形。
5.5.5 电路如图题5.5.5所示，设各触发器的初始状态为0，画出在脉冲作用下Q段波形。
点击查看答案
脉冲作用下Q段波形。
