题5-6-1:如下关于真单相时钟电路(TSPC)的描述错误的是 。
A.TSPC电路避免了两相时钟偏移的问题;
B.简化了电路与时钟信号;
C.TSPC逻辑电路把富NMOS块和富PMOS块交替级联;
D.TSPC逻辑电路只含有NMOS块;
- · 有3位网友选择 B,占比33.33%
- · 有3位网友选择 C,占比33.33%
- · 有2位网友选择 A,占比22.22%
- · 有1位网友选择 D,占比11.11%
A.TSPC电路避免了两相时钟偏移的问题;
B.简化了电路与时钟信号;
C.TSPC逻辑电路把富NMOS块和富PMOS块交替级联;
D.TSPC逻辑电路只含有NMOS块;
A. BSC的时钟系统,包含主备两块GCUOa时钟处理板,可配置为GPS(GlobalPositioningSystem)单星或GPS/GLONASS(GLObalNAvigationSatelliteSystem)双星模式,完成GPS或GPS/GLONASS卫星时钟信号的提取功能,为系统提供时钟信号。
B. 在BSC系统中,无线接口的帧号无须同步于卫星同步时间。
C. 系统时钟参考源选择的顺序是:优先选择卫星同步时钟,其次选择从A接口提取的线路时钟,再次选择BITS时钟,最后选择单板自由振荡时钟
D. BSC传输同步时钟传递的过程如下:BSC系统选定时钟参考源后,将时钟信号通过配线送给GCUOa进行锁相处理。GCUOa生成BSC的8kHz系统时钟,通过背板传输给主处理框的SCUOa单板,或者通过时钟线送给从处理框的SCUOa单板。各框的SCUOa单板对8kHz系统时钟进行锁相倍频后,通过背板分发给本框的其他单板,作为本框的工作时钟。
A. 第一级是数字同步网中最高质量的时钟是网内时钟的唯一基准,采用铯原子钟组。
B. 一级和二级长途交换中心(C1和C2用二级A类时钟,三级和四级长途交换中心(C3和C4)采用二级B类时钟。
C. 第三级:具有保持功能的高稳定度晶体时钟,设置在本地网中的汇接局(Tm)和端局(C5)。
D. 二级B类时钟应受二级A类时钟的控制
A. 多模块GBSC时钟信号的路径是时钟板锁相E3M板从中继板提取的时钟信号(DT8K)或直接BITS设备过来的基准时钟信号(2.048Mb/s或2.048MHz)
B. OPT提取光路中的时钟信号(2M和8K)传送给BM侧的网板BNET
C. 对GBSC而言,要求配置为三级时钟,精度要求为4.6ppm;而GBTS时钟精度要求是:f/f≤5E-8,同时GBTS的时钟由GBSC提供,因此,我们通常说:GBSC、GBTS时钟精度要求是:f/f≤5E-8
D. GCKS时钟框可以提供的时钟输出是32MHz/8MHz/4MHz/8KHz
A、状态是否变化要根据输入信号,只要输入条件满足,就会立刻进入到下一个状态。
B、状态变化只能发生在同一个时钟跳变沿。
C、利用同步状态机,可以设计出复杂灵活的数字逻辑电路系统。
D、在时钟上升沿,根据输入信号的变化,确定电路状态。
E、状态是否变化要根据输入信号,只要输入条件满足,就会立刻进入到下一个状态。
F、状态是否变化要根据输入信号,不需要输入条件满足。
A、每个流水段由执行指令子功能的功能部件和流水段寄存器组成
B、控制信号仅作用在功能部件上,时钟信号仅作用在流水段寄存器上
C、在没有阻塞的情况下,PC的值在每个时钟周期都会改变
D、在有阻塞的情况下,一条指令可以停留在某个功能部件上超过一个时钟周期
A、无动态竞争电路(NORA)不受时钟偏移的影响;
B、无动态竞争电路(NORA)受时钟偏移的影响;
C、其结构有机结合了预充-求值的动态逻辑电路和C2MOS锁存器电路;
D、其工作过程包括了预充―求值和求值―保持;
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!