某ROM芯片有8根地址线(A0~A7),有4根数据输出线(D0~D3),则ROM的容量为()。A.16×4位B.32×4位C.2
某ROM芯片有8根地址线(A0~A7),有4根数据输出线(D0~D3),则ROM的容量为()。
A.16×4位
B.32×4位
C.256×4位
D.1024×1位
某ROM芯片有8根地址线(A0~A7),有4根数据输出线(D0~D3),则ROM的容量为()。
A.16×4位
B.32×4位
C.256×4位
D.1024×1位
试用一片3-8译码器和少量逻辑门设计下列多地址输入的译码电路。
(1)有8根地址输入线A7~Ao,要求当地址码为A8H、A9H、.. AFH时,译码器输出分别被译中,且低电平有效。
(2)有10根地址输入线A9~A0,要求当地址码为2E0H、2E1H、... 2E7H时,译码器输出分别被译中,且低电平有效。
A.Chip3
B.Chip2
C.Chip1
D.Chip0
8031通过芯片()和ALE信号,使P0口对应的8位地址线A7~A0锁存起来。
A.74LS273
B.74LS373
C.74LS244
D.74LS138
A.Chip3
B.Chip2
C.Chip1
D.Chip0
某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址
4000H~7FFFH为RAM的存储区域。RAM的控制信号为CS和WE,CPU的地址线为A15~A0,数据线为8位的D7~D0线,控制信号有读写控制R/W和访存请求MREQ,要求: (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片,试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片,RAM存储器芯片采用4K×8位的芯片, 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片,RAM存储器芯片采用8K×8位的芯片,试画出存储器与CPU的连接图。
A.C C D
B.C C C
C.D D D
D.D D C
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!