A.100
B.101
C.011
D.010
3线-8线译码器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计3线-8线译码器CT74138电路,建立CT74138的实验模式。通过电路仿真和硬件验证,进一步了解3线-8线译码器的功能和特性。
设计原理
3线-8线译码器CT74138的元件符号如图所示,3线地址输入端为C、B和A;8线译码输出端为Y7N~Y0N,低电平有效;G1、G2AN和G2BN是使能控制输入端,当G1、G2AN和G2BN为1、0和0时,译码器工作,当它们不是“100”时,译码器被禁止工作,全部输出均为无效电平(高电平“1”)。
A、00100000
B、11011111
C、11110111
D、00000100
A.Y0
B.Y3
C.Y5
D.Y7
线—8线译码器的输出端依次为,当其处于译码状态时,若输入A2A1A0=001,则输出为() (只需要填写二进制数,数字间不留空格)
A.11110111
B.00001000
C.11111011
D.00000100
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!